數(shù)字電路是計(jì)算機(jī)及應(yīng)用專業(yè)一門(mén)實(shí)踐性很強(qiáng)的專業(yè)基礎(chǔ)課程，為使學(xué)生更好地理解和掌握基本理論和方法，獲得一定的分析問(wèn)題的能力、綜合操作技能和實(shí)驗(yàn)技巧，必須通過(guò)實(shí)驗(yàn)設(shè)計(jì)來(lái)驗(yàn)證和理解，但是一般單位教學(xué)必須的實(shí)驗(yàn)設(shè)備不齊全，這對(duì)學(xué)員掌握課程內(nèi)容是一個(gè)很大的障礙。虛擬實(shí)驗(yàn)系統(tǒng)通過(guò)軟件模擬硬件行為，可以為學(xué)員提供逼真的實(shí)驗(yàn)室環(huán)境，不受時(shí)間、地域的限制自己動(dòng)手編程、調(diào)試、運(yùn)行程序、模擬仿真結(jié)果，以獲得真實(shí)的實(shí)驗(yàn)效果的目的。

1 虛擬實(shí)驗(yàn)系統(tǒng)的組成

    虛擬實(shí)驗(yàn)（Virtual Experiment)是采用計(jì)算機(jī)技術(shù)實(shí)現(xiàn)的各種虛擬實(shí)驗(yàn)環(huán)境，實(shí)驗(yàn)者以交互的方式進(jìn)行實(shí)驗(yàn)操作，可以像在真實(shí)的環(huán)境中一樣完成各種預(yù)定的實(shí)驗(yàn)項(xiàng)目，最大限度地模擬真實(shí)實(shí)驗(yàn)的場(chǎng)景，并提供與實(shí)際實(shí)驗(yàn)的操作方法相類似的實(shí)踐體驗(yàn)；而且，用軟件模擬實(shí)現(xiàn)數(shù)字電的一種新的儀器模式，它是具有獨(dú)立功能的、彼此存在聯(lián)系的模擬器件與用于數(shù)據(jù)分析、過(guò)程通信及圖形用戶界面的應(yīng)用軟件有機(jī)結(jié)合構(gòu)成，使計(jì)算機(jī)成為一個(gè)數(shù)字化實(shí)驗(yàn)平臺(tái)。用戶在屏幕上生成各種儀器面板，完成對(duì)數(shù)據(jù)的處理、表達(dá)、傳送、存儲(chǔ)、顯示等功能。

    虛擬實(shí)驗(yàn)系統(tǒng)完成了數(shù)據(jù)從外部輸入、加工操作、內(nèi)部存儲(chǔ)到外部輸出的整個(gè)過(guò)程，其結(jié)構(gòu)如圖1所示。

 圖1 虛擬實(shí)驗(yàn)系統(tǒng)的結(jié)構(gòu) 放大圖片

圖1 虛擬實(shí)驗(yàn)系統(tǒng)的結(jié)構(gòu)

2 虛擬實(shí)驗(yàn)系統(tǒng)的建模

2.1行為建模

    行為建模是一種對(duì)所分析問(wèn)題的抽象描述，即設(shè)計(jì)實(shí)體整體功能的描述，是一種高層次的概括。它只給出系統(tǒng)數(shù)據(jù)的輸入、輸出的描述，如圖2所示。

圖2 行為建模示意圖 放大圖片

圖2 行為建模示意圖

    虛擬實(shí)驗(yàn)的數(shù)學(xué)模型是行為建模的細(xì)化，是整個(gè)分析、設(shè)計(jì)的基礎(chǔ)，是虛擬儀器的實(shí)現(xiàn)原理，它描述了各種虛擬儀器間的數(shù)據(jù)交換，決定了元器件的選擇、元器件之間的聯(lián)系：經(jīng)常用數(shù)學(xué)表達(dá)式或過(guò)程分析語(yǔ)言來(lái)描述。

2.2結(jié)構(gòu)建模

    結(jié)構(gòu)建模是利用基本邏輯單元組成復(fù)雜數(shù)字電路，首先分析系統(tǒng)需求，從給定的邏輯功能要求出發(fā)，通過(guò)邏輯函數(shù)的化簡(jiǎn)，進(jìn)而寫(xiě)出邏輯表達(dá)式，在選定所用器件后畫(huà)出實(shí)現(xiàn)其功能要求的邏輯電路圖并進(jìn)行仿真。加深綜合性設(shè)計(jì)的分析理解能力。

2.3實(shí)例分析

    下面介紹利用MAX+plus II工具進(jìn)行數(shù)字電路中一位全減器的設(shè)計(jì)和仿真過(guò)程。

    ①分析題意：全減是指在進(jìn)行高位運(yùn)算時(shí)考慮來(lái)自低位的借位的運(yùn)算，能實(shí)現(xiàn)全減運(yùn)算的電路稱為全減器，題意要求通過(guò)軟件平臺(tái)來(lái)設(shè)計(jì)，就要首先確定參數(shù)及其功能，設(shè)X是被減數(shù)輸入，Y是減數(shù)輸入，Cl是低位借位輸入，SO是差結(jié)果輸出，CO是向高位的借位輸出。

    ②建立數(shù)學(xué)模型，寫(xiě)出輸出表達(dá)式：

 公式一 輸出表達(dá)式 放大圖片

公式一 輸出表達(dá)式

    ③利用VHDL語(yǔ)言描述該過(guò)程：

    library IEEE；

    use IEEE.std_logic_1164.all

    entity Fullsubtract is

      port(x,y,ci:in std_logic)；

         so,co:out std_logic)；

    end entity Fullsubtract；

    architecture concurrent of Fullsubtract is

    begin

      so<=x xor y xor ci；

      co<=((notx) and y)or(x and y and ci)or((notx) and (noty) and ci)；

    end architecture concurrent；

    ④在MAX+PLUS II的圖形輸入環(huán)境下組織如下設(shè)計(jì)圖3。

 圖3 一位全減器的邏輯電路圖 放大圖片

圖3 一位全減器的邏輯電路圖

    MAX+PLUS II是復(fù)陣列矩陣及可編程邏輯用戶系統(tǒng)的縮寫(xiě)，具有強(qiáng)大的邏輯綜合能力及與器件結(jié)構(gòu)獨(dú)立的設(shè)計(jì)環(huán)境，提供了全集成化的一套可編程邏輯開(kāi)發(fā)工具。

    ⑤畫(huà)出仿真圖如圖4。

 圖4 一位全減器的仿真結(jié)果 放大圖片

圖4 一位全減器的仿真結(jié)果

    用戶在軟件操作平臺(tái)上形成虛擬實(shí)驗(yàn)室的實(shí)驗(yàn)環(huán)境，完成建?；顒?dòng)后要對(duì)搭建的模型進(jìn)行仿真分析，通過(guò)輸出波形信號(hào)來(lái)分析和處理，以確定所建模型在功能和時(shí)序上的正確性。

3 結(jié)束語(yǔ)

    本文運(yùn)用數(shù)學(xué)模型、VHDL文本編輯、圖形建模仿真等方法實(shí)現(xiàn)了數(shù)字電路的虛擬實(shí)驗(yàn)，實(shí)現(xiàn)了可設(shè)計(jì)性、操作的任意性和具有真實(shí)感的交互功能，使學(xué)生能像操作真實(shí)實(shí)驗(yàn)一樣操作它，拓寬了學(xué)生由感性認(rèn)識(shí)上升到理性認(rèn)識(shí)的途徑，使學(xué)生在愉悅和主動(dòng)的思維中牢固地掌握知識(shí)，另一個(gè)方面，也更好地完善了實(shí)驗(yàn)教學(xué)的結(jié)構(gòu)，激發(fā)學(xué)生的創(chuàng)造性思維。達(dá)到了良好的教學(xué)效果。